LotteryBus的设计与实现

• 作者: 张志敏 潘杰 胡丹
• 来源期刊: 微电子学与计算机
• 关键词: LotteryBus 静态优先级 时分复用 龙芯SoC 线性反馈移位寄存器
• 年，卷（期）: 2005,（7）
• 页码范围: 76-78
• 页数: 3页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.07.020

摘要

为了提高SoC内部总线的性能,优化总线架构.文章提出了一种新颖的LotteryBus总线机制.通过将其与静态优先级及时分复用总线进行比较,介绍了它的特点及其仲裁机制.并且设计和实现了一个4-Masters的LottervBus用于龙芯SoC内部高速总线的改进,功能仿真和FPGA验证证明这一总线机制的可行性和正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张志敏	中国科学院计算技术研究所	60	393	12.0	15.0
2	潘杰	中国科学院计算技术研究所	8	39	4.0	6.0
3	胡丹	中国科学院计算技术研究所	4	74	2.0	4.0