一种模数转换器的采样保持/增益减法电路设计

• 来源期刊: 微电子学与计算机
• 关键词: 流水线模数转换 采样保持/增益减法电路 运算放大器 数字自校准
• 年，卷（期）: 2005,（10）
• 页码范围: 54-57
• 页数: 4页
• 分类号: TN432
• 语种: 中文

摘要

文章介绍了一种适用于算法型流水线模数转换器(Pipeline ADC)的CMOS全差分采样保持/减法增益电路的设计.该电路的工作电压为3V,在70MHz的采样频率下可达到10位以上的精度;调节型共源共栅运算放大器可在不增加更多的级联器件的情况下就可以获得很高的增益及很大的输出阻抗;专为算法型模数转换器设计的采样保持/增益减法电路通过时序控制可实现校准状态和正常转换状态的转换:通过底极板采样技术和虚拟器件有效地消除了电荷注入及时钟馈通.最后用HSPICE仿真,证明其适用于10bit及以上精度的算法型流水线模数转换器.