抽取滤波器是过采样模数转换器中的重要组成部分.低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号.该文介绍了应用于不同过采样率的通用数字抽取滤波器的设计,适用于一阶到七阶的Δ∑调制器,输入字长从1bit到32bit.设计和实现了一个过采样率为256的数字抽取滤波器,应用于三阶级联的Δ∑调制器.该抽取滤波器包括:级联积分梳状滤波器、补偿滤波器和一个窄带有限冲击响应半带滤波器.滤波器系数都采用CSD(Canonic Signed Digit)码实现.多级多采样率信号处理电路被用来实现补偿和半带滤波.整个滤波器经过了FPGA验证,输出正弦波的信噪比达到了110dB.