基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
考虑到对(255,223)RS码硬件译码器的处理速率的要求,详细地介绍了(255,223)RS码硬件译码器的实现流程,并且分析了影响处理速率提高的瓶颈因素,最终采用了RiBM算法使得硬件译码器的最高仿真处理速率超过340Mbit/s.
推荐文章
RS(255,223)译码器的设计与FPGA实现
RS译码器
MEA算法
FPGA
基于FPGA的RS(255,223)译码器的设计
RS码
时域译码
FPGA
CCSDS
适用于CCSDS标准的RS(255,223)码编码器设计
编码
现场可编程门阵列
RS码编码器
并行乘法器
RS(255,223)码中乘法器的设计
有限域乘法器
对偶基
里德-索罗蒙码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 (255,223)RS码硬件译码器的实现
来源期刊 计算机工程与应用 学科 工学
关键词 RS码 硬件译码器 处理速率
年,卷(期) 2005,(27) 所属期刊栏目 产品、研发、测试
研究方向 页码范围 103-104
页数 2页 分类号 TN911.22
字数 1144字 语种 中文
DOI 10.3321/j.issn:1002-8331.2005.27.033
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张玉良 中国科学院空间科学与应用研究中心 14 96 5.0 9.0
5 陈晓敏 中国科学院空间科学与应用研究中心 30 232 10.0 14.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (8)
同被引文献  (2)
二级引证文献  (0)
1985(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(3)
  • 引证文献(3)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(3)
  • 引证文献(3)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
RS码
硬件译码器
处理速率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与应用
半月刊
1002-8331
11-2127/TP
大16开
北京619信箱26分箱
82-605
1964
chi
出版文献量(篇)
39068
总下载数(次)
102
总被引数(次)
390217
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导