基于FPGA的RS(255,223)译码器的设计

• 作者: 李健 武文红 许春凤
• 来源期刊: 科技与创新
• 关键词: RS码 时域译码 FPGA CCSDS
• 年，卷（期）: 2007,（2）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 240-241
• 页数: 2页
• 分类号: TN911.22
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.02.096

摘要

在Blahut提出Reed Solomon码时域译码算法的基础上,提出了一种时域RS(255,223)译码算法,并用FPGA和VerilogHDL语言实现了该译码器.主要包括伴随式计算、改进的BM算法、错误位置计算和错误值计算的硬件电路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李健	内蒙古呼和浩特内蒙古工业大学信息工程学院	7	19	3.0	4.0
2	许春凤	内蒙古呼和浩特内蒙古工业大学信息工程学院	1	4	1.0	1.0
3	武文红	内蒙古呼和浩特内蒙古工业大学信息工程学院	1	4	1.0	1.0