用CPLD实现DSP与外设芯片的速度匹配

• 作者: 王金友
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 速度匹配 CPLD DSP
• 年，卷（期）: 2006,（4）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 73-75
• 页数: 3页
• 分类号: TP3
• 字数: 1932字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2006.04.033

摘要

在某些工业仪表与自动化装置中,数字信号处理器经常需要与不同速度的外设芯片进行接口.在TMS320Cxx等系列DSP芯片中提供了两种机制实现与外设芯片的速度匹配:一是利用软件设置DSP内部的等待状态控制寄存器,可插入0～7个机器等待周期;二是提供READY信号管脚,由外部电路控制可以产生任意数目的等待周期.本文应用CPLD分别采用图形输入法和VHDL语言编程产生等待信号,实现了DSP与外设芯片的速度匹配,简化了DSP访问外设时由软件产生等待的程序编写,提高了整个系统的执行速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王金友		8	19	2.0	4.0