图像验证系统设计及FPGA实现

• 作者: 乔世杰 胡运平 高勇
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 图像验证系统 UART VerilogHDL FPGA
• 年，卷（期）: 2006,（3）
• 页码范围: 825-828
• 页数: 4页
• 分类号: TP3
• 字数: 3282字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2006.03.055

摘要

用于JPEG2000静止图像压缩编码FPGA实现的图像验证系统.整个系统平台是由一个并口CMOS电脑眼、两个FPGA芯片、UART接口以及外部缓存组成.为了对搭建的平台进行验证,将并口电脑眼采集的图像数据存储在外部SRAM中,然后通过UART接口传送到PC机中,并通过PC机端的串口接收程序把采集的图像显示出来.完成了图像采集模块和UART接口模块的verilog HDL模型描述,通过了仿真和逻辑综合,并下载到FPGA芯片中,编写了串口接收程序,成功地实现了系统的联机调试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高勇	西安理工大学电子工程系	189	1184	15.0	26.0
2	乔世杰	西安理工大学电子工程系	9	28	4.0	4.0
3	胡运平	西安理工大学电子工程系	2	7	2.0	2.0