浮点数字信号处理器Data-RAM的RTL模型设计

• 作者: 仲顺安 胡正伟 陈禾
• 来源期刊: 北京理工大学学报
• 学科: 工学
• 关键词: 数字信号处理器 Data-RAM RTL模型
• 年，卷（期）: 2007,（1）
• 所属期刊栏目: 光学与电子工程
• 页码范围: 68-72
• 页数: 5页
• 分类号: TP302.2
• 字数: 2657字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-0645.2007.01.017

摘要

提出了一种双精度浮点数字信号处理器Data-RAM的RTL模型设计方法.分析了Data-RAM的结构和访问机制,采用自顶向下的方法和VHDL语言,实现了Data-RAM 的RTL模型设计并验证了其功能的正确性.该模型支持3地址独立进行数据存取,支持字节、半字、字的读写访问和双字的读访问.在访问地址不冲突的前提下,最大可以在同一时钟周期进行2次64 bit的读操作和1次32 bit读写操作.Data-RAM的RTL模型设计为门级和物理级的性能设计提供了参考.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡正伟	北京理工大学信息科学技术学院电子工程系	7	15	2.0	3.0
5	陈禾	北京理工大学信息科学技术学院电子工程系	62	493	15.0	19.0
6	仲顺安	北京理工大学信息科学技术学院电子工程系	54	185	7.0	10.0