作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
芯片间的互连速率已经达到GHz量级,相比较于低速互连,高速互连的?试遇到了新的挑战.本文主要研究高速互连链路的连通性和误码率测试.针对上述两种测试,讨论了边界扫描和内建自测试两种可测性设计方法.
推荐文章
Rake误码率分析
TH-PPM
ARake
PRake
SRake
误码率
基于PXI总线的误码率测试的设计
PXI总线
误码率
伪随机码
噪声
基于System View的比特误码率测试的仿真
比特误码率
BCH码
卷积码
仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速互连链路的连通性和误码率测试
来源期刊 高性能计算技术 学科 工学
关键词 可测性设计 连通性 误码率 边界扫描 内建自测试
年,卷(期) 2007,(1) 所属期刊栏目 高性能计算热点技术
研究方向 页码范围 56-59
页数 4页 分类号 TP393.03
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 虞美兰 6 8 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
可测性设计
连通性
误码率
边界扫描
内建自测试
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
高性能计算技术
双月刊
32-1679/TP
江苏省无锡33信箱353号
chi
出版文献量(篇)
1235
总下载数(次)
12
总被引数(次)
1405
论文1v1指导