一种嵌入式微处理器cache存储体系结构设计

• 作者: 李晓明 鲍东星
• 来源期刊: 电测与仪表
• 学科: 工学
• 关键词: cache 嵌入式微处理器 功能验证
• 年，卷（期）: 2007,（8）
• 所属期刊栏目: 微机、嵌入式系统及相关技术
• 页码范围: 37-40,52
• 页数: 5页
• 分类号: TP363.027
• 字数: 2762字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-1390.2007.08.010

摘要

本文介绍了一种基于32位整数单元的片上cache存储体系结构设计的方案.作为SOC平台的核心部件,本设计中所有模块均自行设计,采用自顶向下的设计方法,应用Verilog HDL硬件描述语言进行设计,总线接口符合AMBATM总线规范(Rev 2.0).为了对设计功能的有效性进行验证,还设计了一个基于AMBATM总线协议的通用SOC的系统虚拟验证平台,利用该平台对相关模型进行了调试和仿真.仿真结果表明,设计达到预期的功能要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李晓明	哈尔滨工业大学微电子中心	35	373	11.0	18.0
2	鲍东星	黑龙江大学电子工程学院	6	17	2.0	4.0