16位中央处理器设计与现场可编程门阵列实现

• 作者: 白广治 陈泉根
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: 中央处理器 现场可编程门阵列 IP核 Verilog
• 年，卷（期）: 2007,（3）
• 所属期刊栏目: 学术论文
• 页码范围: 206-210
• 页数: 5页
• 分类号: TP342
• 字数: 4112字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-2892.2007.03.012

摘要

为了自主开发中央处理器(Central Processing Unit,CPU),对16位CPU进行了研究,提出了以执行周期尽量最少的译码执行方式,采用Top-Down的方法进行设计,用硬件描述语言Verilog进行代码编写,并对编写的CPU代码进行仿真验证和现场可编程门阵列(Field Programmable Gate Array,FPGA)验证.结果表明,该CPU运行效率较INTEL等通用CPU有较大提高.该自主CPU可以作为IP核进行FPGA应用,也可进行SoC设计应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈泉根	中国工程物理研究院电子工程研究所	18	71	5.0	7.0
2	白广治	中国工程物理研究院电子工程研究所	2	8	2.0	2.0