一种用于数字集成系统的新型CMOS三态缓冲器的设计

• 作者: 彭科 杨海钢
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: VLSI CMOS 三态缓冲 面积-延时积
• 年，卷（期）: 2007,（6）
• 页码范围: 2080-2083,2087
• 页数: 5页
• 分类号: TN431.1
• 字数: 3129字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2007.06.028

摘要

三态逻辑电路已被广泛应用于VLSI数字集成系统中.现在也有很多种实现三态逻辑的方法,但它们要么输出驱动能力不足够强要么占有较大的器件面积.在研究传统三态缓冲器的基础上设计了一种新型的三态缓冲器,据我们所知,这是使用晶体管数目最少的一种三态缓冲器结构.通过SPICE仿真实验表明,所设计的三态缓冲器与传统三态缓冲器相比具有更优的面积一延时积特性和更低的静态功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨海钢	中国科学院电子学研究所传感技术国家重点实验室	134	485	10.0	15.0
2	彭科	中国科学院电子学研究所传感技术国家重点实验室	4	10	2.0	3.0