I2C总线串行数据接口的Verilog实现

• 作者: 林健磊 殷瑞祥
• 来源期刊: 科技与创新
• 关键词: I2C总线 Verilog HDL 模块化设计
• 年，卷（期）: 2007,（23）
• 所属期刊栏目: 嵌入式网络技术应用
• 页码范围: 43-44,23
• 页数: 3页
• 分类号: TN87
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.23.017

摘要

本文介绍了I2C总线规范,并根据该规范对I2C进行模块化设计,用Verilog HDL语言对每个模块进行具体描述,并通过模块之问的调用,基本实现了I2C的主机从机的发送和接收功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	殷瑞祥	华南理工大学电子与信息学院	48	300	12.0	15.0
2	林健磊	华南理工大学电子与信息学院	1	23	1.0	1.0