基于数字可驯钟中伪码产生器的FPGA设计

• 作者: 华宇 向渝 董道鹏 郭伟
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: 伪随机码 鉴相器 数字可驯钟戳 FPGA
• 年，卷（期）: 2008,（z2）
• 所属期刊栏目: 电路与系统及嵌入式系统
• 页码范围: 642-645
• 页数: 4页
• 分类号: TP873
• 字数: 2341字
• 语种: 中文

摘要

针利用伪随机码良好的自相关特性,将两路伪码进行相关得到相关值,通过对相关值的计算得到高分辨率的相位差信息.因此,伪随机码可以用于时延的高精度测量.本文在数字可驯钟系统的鉴相器设计中,利用伪码的自相关特性来测量时延,得到了较好的测量结果,并给出了伪码产生器的FPGA实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭伟	中国科学院国家授时中心	63	1185	19.0	33.0
5	向渝	中国科学院国家授时中心	6	13	1.0	3.0
6	华宇	中国科学院国家授时中心	37	120	7.0	9.0
7	董道鹏	中国科学院国家授时中心	5	6	1.0	2.0