基于FPGA的数字钟设计

• 作者: 崔刚 陈文楷
• 来源期刊: 现代电子技术
• 关键词: VHDL 数字钟 设计 FPGA
• 年，卷（期）: 2004,（22）
• 所属期刊栏目: 制造与设计
• 页码范围: 102-103
• 页数: 2页
• 分类号: TP312
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.22.038

摘要

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果.通过本例可以为其他电路的设计提供一定的借鉴作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈文楷	北京工业大学电子信息与控制工程学院	42	287	10.0	14.0
2	崔刚	北京工业大学电子信息与控制工程学院	16	115	7.0	10.0