基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
频率计的设计以PSoC CY8C29466-24PVXI为核心,由内部模块与外部电路的组合成其硬件电路,软件设计采用C语言.设计包括信号处理、定时器计数及数据显示3个主要部分,可以实现对信号频率的测定.由于设计中采用了分频,而且在PSoC中定时器最多可以达32位,所以频率范围比8位的单片定时器测得要广.
推荐文章
频率计权网络的数字电路实现
频率计权
HDL代码
数字电路
FPGA仿真
频率计权网络的数字电路实现
频率计权
HDL代码
数字电路
FPGA仿真
基于FPGA的频率计电路设计
频率计
倍频
计数法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 利用PSoC实现频率计
来源期刊 成都信息工程学院学报 学科 工学
关键词 PSoC 定时器 整形 分频
年,卷(期) 2008,(6) 所属期刊栏目
研究方向 页码范围 622-625
页数 4页 分类号 TM935.13+3
字数 2858字 语种 中文
DOI 10.3969/j.issn.1671-1742.2008.06.006
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 徐家品 四川大学电子信息学院 82 289 8.0 12.0
2 张俊霞 四川大学电子信息学院 3 13 2.0 3.0
3 李玉丽 四川大学电子信息学院 2 10 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (2)
参考文献  (1)
节点文献
引证文献  (8)
同被引文献  (4)
二级引证文献  (20)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(3)
  • 引证文献(3)
  • 二级引证文献(0)
2012(6)
  • 引证文献(0)
  • 二级引证文献(6)
2013(4)
  • 引证文献(1)
  • 二级引证文献(3)
2014(3)
  • 引证文献(2)
  • 二级引证文献(1)
2015(3)
  • 引证文献(1)
  • 二级引证文献(2)
2016(4)
  • 引证文献(1)
  • 二级引证文献(3)
2018(3)
  • 引证文献(0)
  • 二级引证文献(3)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
PSoC
定时器
整形
分频
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
成都信息工程大学学报
双月刊
2096-1618
51-1769/TN
四川省成都市西南航空港经济开发区学府路一段24号
chi
出版文献量(篇)
2582
总下载数(次)
9
总被引数(次)
12634
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导