DES加密算法的FPGA实现

• 作者: 张峰 耶晓东 郑春来
• 来源期刊: 现代电子技术
• 关键词: DES FPGA Verilog HDL 编码速率
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 信息安全
• 页码范围: 80-82
• 页数: 3页
• 分类号: TP309.2
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.07.027

摘要

为了实现一块具备高速加密/解密功能的DES芯片,在介绍了DES加密/解密算法原理的基础上,使用VerilogHDL语言对DES算法进行了实现.仿真结果表明该DES加密/解密模块功能完全正确.本模块基于Altera公司的Stratix系列EP1S108672C6芯片,最高工作频率可达106 MHz,数据编码速率最高可达6 Gb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	耶晓东		36	165	7.0	11.0
2	郑春来		15	73	5.0	8.0
3	张峰		3	16	2.0	3.0