PLD与AVR总线通信接口VHDL设计与实现

• 作者: 余子全 曹奇英 李玉泉 秦长江
• 来源期刊: 科技与创新
• 关键词: 可编成逻辑器件 AVR VHDL 总线
• 年，卷（期）: 2008,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 223-225
• 页数: 3页
• 分类号: TF302
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.17.093

摘要

可编程逻辑器件(PLD)在嵌入式系统中的应用越来越广泛.文中针对PLD与高速嵌入式单片机AVR间的通信,设计了一种采用读写方式的总线接口模块,用硬件编成语言VHDL在Ahera公司的Max II系列器件EPM570中实现,通过仿真验证其能够完全满足通信功能;并简要介绍了PLD开发的流程.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曹奇英	东华大学计算机科学与技术学院	87	712	11.0	23.0
2	秦长江	东华大学计算机科学与技术学院	2	6	2.0	2.0
3	余子全	东华大学计算机科学与技术学院	2	11	2.0	2.0
4	李玉泉	东华大学计算机科学与技术学院	2	11	2.0	2.0