基于FPGA快速A律压缩编码的设计与实现

• 作者: 戈志华 李敬群 李春泉 李滨涛 贺晓慧
• 来源期刊: 科技与创新
• 关键词: 律压缩编码 FPGA VHDL
• 年，卷（期）: 2008,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 214-215,260
• 页数: 3页
• 分类号: TP311
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.17.089

摘要

本文针对A律13折线法的算法特点,提出一种并行数据处理算法,实现了编码的流水线操作.运用VHDL语言将其在FPGA中实现,借助quartus II6.0平台进行验证,并对验证结果进行分析,评估了系统的性能,证实了该算法的优越性和高效性.