用VHDL语言实现序列信号的产生和检测

• 作者: 唐瑜 符兴昌 罗江
• 来源期刊: 科技与创新
• 关键词: VHDL语言 序列信号 CIPLD器件 电路设计
• 年，卷（期）: 2008,（27）
• 所属期刊栏目: 软件时空
• 页码范围: 245-246,55
• 页数: 3页
• 分类号: G434
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.27.098

摘要

介绍MAX+plusII环境下VHDL的特点和设计流程,并以MAX+plusII开发系统为平台,以高密度可编程逻辑芯片CPLD为设计载体,通过对序列信号产生和检测电路的硬件设计和软件化设计,从中可体现出数字系统的硬件设计向软件化方向发展的新思路.