无线传感器网络节点中AES协处理器的设计

• 作者: 张兴 李玉文 蒋安平
• 来源期刊: 北京大学学报（自然科学版）
• 学科: 工学
• 关键词: AES 低功耗 低成本 FPGA 列混合
• 年，卷（期）: 2009,（3）
• 所属期刊栏目: 研究论文
• 页码范围: 426-430
• 页数: 5页
• 分类号: TN492
• 语种: 中文

摘要

针对无线传感器网络的特点,采用加解密复用,子模块复用技术,低成本MixColumn模块的设计,以及操作数隔离,编码优化,动态功耗管理等方法,基于Xilinx公司的Virtex4系列FPGA,完成了用于无线传感器网络节点中的AES-128加解密算法协处理器的优化设计以及FPGA实现.该设计处理速度、面积功耗等都满足常用无线传感器网络节点的要求.