PCI Express中2.5Gbps高速SerDes的设计与实现

• 作者: 王堃 许文强 马卓
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: PCI Express I/O SerDes CMOS
• 年，卷（期）: 2009,（11）
• 所属期刊栏目: 高性能计算机体系结构
• 页码范围: 62-65,120
• 页数: 5页
• 分类号: TN4
• 字数: 3778字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2009.11.016

摘要

PCI Express是当前广泛应用的高速串行传输标准,其V1.0版本提供2.5Gbps的高速传输带宽.对于高速串行传输而言,精确的发送定时与接收同步是其关键技术.本文在详细分析PCI Express物理层技术的基础上,特别针对串行接收端的数据时钟恢复CDR技术展开研究,采用基于锁相环结构的数据时钟恢复技术设计了一款2.5Gbps速率的高速物理层电路,并基于0.13μm CMOS工艺设计了版图实现.基于HSPICE的模拟结果表明,此设计完全满足了PCI Express的要求,其抖动的均方根值为1.51ps,峰峰值为8.14ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王堃		6	17	2.0	4.0
2	许文强		1	10	1.0	1.0
3	马卓	国防科技大学计算机学院	12	47	4.0	5.0