原文服务方: 微电子学与计算机       
摘要:
为满足点对点高速串行数据通信的需求,设计了一款适用于点对点高速串行数据通信的发送器芯片.该发送器包括产生高速时钟的内嵌锁相环倍频电路、集成8B/10B编码电路以及并串转换电路等模块.根据数模混合信号设计的特点,在电路设计上采用了CMOS、CML及BiCMOS等多种电路拓扑结构以提高芯片性能;在版图设计上采取了减小噪声耦合的措施.该发送器采用2P2M 0.6μm BiCMOS工艺实现,芯片面积2.4mm×2.5mm,陶瓷封装.测试结果表明:该发送器的逻辑功能正确,串行传输速率达400Mbpa,功耗350mW.
推荐文章
一种适用于高速串行数据通信的发送器
发送器
时钟发生器
并串转换
线驱动器
一种高速串行数据接收芯片的设计
串行数据接收
时钟数据恢复
串并转换
10B/8B解码
新型机载高速数据通信系统设计
光纤通信
FDDI
航空电子
数据通信系统
一种点对点数据通信方式的模拟控制系统的设计
动态显示
通讯协议
定时控制
光电隔离
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种适用于高速串行数据通信的发送器设计
来源期刊 微电子学与计算机 学科
关键词 高速串行数据发送器 锁相环 8B/10B编码 BiCMOS工艺
年,卷(期) 2009,(5) 所属期刊栏目
研究方向 页码范围 227-230
页数 4页 分类号 TN433
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘佑宝 56 248 9.0 13.0
2 刘智 13 42 3.0 6.0
3 魏海龙 12 38 3.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (14)
共引文献  (5)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (2)
二级引证文献  (1)
1979(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(5)
  • 参考文献(0)
  • 二级参考文献(5)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
高速串行数据发送器
锁相环
8B/10B编码
BiCMOS工艺
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导