一种高速串行数据接收芯片的设计

• 作者: 唱娟 来新泉 王松林
• 来源期刊: 微电子学与计算机
• 关键词: 串行数据接收 时钟数据恢复 串并转换 10B/8B解码
• 年，卷（期）: 2006,（1）
• 页码范围: 184-187
• 页数: 4页
• 分类号: TN433
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.01.052

摘要

文章设计了一种用于光纤通信的高速串行数据接收芯片.本芯片采用0.6μm BjCMOS工艺实现,最高工作频率为400MH2,主要由时钟数据恢复、串并转换、10B/8B解码等电路构成.在设计中,采用了双PLL上环路、全差分拓扑结构、负阻放大电路与运放级联等结构,有效地减小了功耗及噪声,且用Cadence软件进行了仿真验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王松林	西安电子科技大学机电工程学院	28	258	10.0	16.0
2	唱娟	西安电子科技大学机电工程学院	1	11	1.0	1.0