6.25Gb/s串行数据接收器设计

• 作者: 何燕冬 田啸
• 来源期刊: 微电子学与计算机
• 关键词: 高速串行 接收器 灵敏放大器
• 年，卷（期）: 2017,（7）
• 页码范围: 119-122
• 页数: 4页
• 分类号: TN43
• 语种: 中文

摘要

设计一款基于65 nm CMOS工艺、数据传输速率在6.25 Gb/s的SerDes接收器,其中均衡电路采用连续时间线性均衡器;采样电路采用了一种新型灵敏放大器,较传统结构将灵敏度提升了一个量级,同时解决了传统结构输出信号下降沿比上升沿慢一个门延迟的问题;时钟数据恢复电路(CDR)采用半速率采样二阶CDR系统实现.通过仿真验证,该接收器具有正确逻辑功能,功耗为10.2 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何燕冬	北京大学微电子研究院	9	24	2.0	4.0
2	田啸	北京大学微电子研究院	1	2	1.0	1.0