基于0.13μm CMOS工艺的6.25 Gb/s高速串行数据接收器的设计

• 作者: 李路 王子男 盖伟新
• 来源期刊: 北京大学学报（自然科学版）
• 学科: 工学
• 关键词: 串行接收器 均衡器 串并转换器
• 年，卷（期）: 2014,（4）
• 页码范围: 617-622
• 页数: 6页
• 分类号: TN4
• 字数: 2665字
• 语种: 中文
• DOI: 10.13209/j.0479-8023.2014.106

摘要

基于1.2 V 0.13 μm CMOS工艺,设计一种数据率为6.25 Gb/s的高速串行数据接收器.该接收器采用半速结构降低系统工作频率,其中:均衡电路利用一种低功耗小面积的差分有源电感,使RC负反馈均衡电路的高频增益增加50％;采样电路为半速时钟驱动2-way交织结构,同时实现1∶2串并转换功能;DEMUX采用树型(tree-type)结构,并使用一种新的1∶2 DEMUX单元,较传统单元电路节省40％的晶体管数量.HSPICE仿真结果显示,该接收器在-55～125℃温度范围、各主要工艺角及电源电压波动10％的条件下,均能正确工作,核心电路平均功耗为3.6 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	盖伟新	北京大学信息科学技术学院微纳电子学系	3	5	1.0	2.0
2	李路	北京大学信息科学技术学院微纳电子学系	1	1	1.0	1.0
3	王子男	北京大学信息科学技术学院微纳电子学系	1	1	1.0	1.0