原文服务方: 科技与创新       
摘要:
在无线数字通信领域中,直接数字频率合成技术被证明是行之有效的,但对于超大规模集成电路的实践来说,如何压缩正弦幅度字的存储机制成为业界关注的焦点,对这一问题,可采用分级压缩和累加等国际流行算法对幅度字进行处理,计算结果的优度也不甚理想.本文采用最新的四级压缩方案,可使存储压缩数据量较原始数据量压缩达到90%以上而线性度保持不变,经过仿真与投片测试,基于Charter0.35um工艺,芯片面积仅为7.96mm2,无寄生动态范围达到70dBc.
推荐文章
基于FPGA直接数字频率合成两种控制电路设计
FPGA(现场可编程门阵列)
DDS(直接数字频率合成)
VHDL
(硬件描述语言)
基于FPGA的直接数字频率合成器的设计
直接数字频率合成
现场可编程门阵列
直接数字频率合成器的PFGA实现
FPGA
直接数字频率合成
数/模转换器
ISE 9.2
一种数字频率合成器的FPGA实现技术
直接数字频率合成器
信号发生器
现场可编程门阵列
相位累加器
数模转换器
Costas环
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高压缩ROM直接数字频率合成电路
来源期刊 科技与创新 学科
关键词 CMOS集成电路 直接数字频率合成技术 桑德兰算法 线形加和近似
年,卷(期) 2009,(3) 所属期刊栏目 网络与通信
研究方向 页码范围 158-160
页数 3页 分类号 TP301.6
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2009.03.065
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 倪卫宁 中国科学院半导体研究所高速电路实验室 8 22 4.0 4.0
2 石寅 中国科学院半导体研究所高速电路实验室 43 279 8.0 14.0
3 袁凌 中国科学院半导体研究所高速电路实验室 5 17 3.0 4.0
4 郝志坤 湖北省武汉市武汉科技大学信息学院 1 1 1.0 1.0
5 曹晓东 中国科学院半导体研究所高速电路实验室 6 13 3.0 3.0
6 郝国法 湖北省武汉市武汉科技大学信息学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (4)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
CMOS集成电路
直接数字频率合成技术
桑德兰算法
线形加和近似
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
论文1v1指导