一种状态优化的I2C总线主控制器的FPGA设计

• 作者: 唐宁 邓玉清 陈科 雷求胜
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: FPGA I2C总线 Verilog HDL 状态优化
• 年，卷（期）: 2010,（6）
• 页码范围: 738-741
• 分类号: TN47
• 字数: 2694字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2010.06.021

摘要

I2C总线是一种简单的双向二线制串行通信总线.在此对传统的I2C总线控制器进行改进,对I2C总线读写状态进行了优化,该方法采用移位寄存器计数来控制状态转移,利用移位寄存器结构灵活的特点达到简化状态,优化状态机性能的目的.最后采用Verilog HDL语言的行为描述,并给出系统仿真波形,仿真结果表明,设计芯片的功耗大约降低10%,面积减少25%.所设计的总线接口良好,符合I2C通信标准,实现了I2C的总线的数据通信.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	雷求胜	桂林电子科技大学信息与通信学院	2	10	1.0	2.0
2	唐宁	桂林电子科技大学信息与通信学院	65	243	8.0	12.0
3	陈科	桂林电子科技大学信息与通信学院	8	54	4.0	7.0
4	邓玉清	桂林电子科技大学信息与通信学院	3	20	3.0	3.0