低相噪频率合成器中环路滤波器仿真研究

• 作者: 戴志平 李嵩斌 李慧芳
• 来源期刊: 空军雷达学院学报
• 学科: 工学
• 关键词: 频率合成器 环路滤波器 相位噪声
• 年，卷（期）: 2010,（6）
• 页码范围: 432-434
• 分类号: TN74
• 字数: 2240字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-8691.2010.06.012

摘要

为了改善短波跳频电台中频率合成器的相位噪声特性,分析了DDS激励PLL式频率合成器中锁相环单元工作过程,基于ADI公司的PLL芯片ADF4001,就相位噪声问题对环路滤波器进行了设计.从带宽和相位余量出发,通过一种参数的近似算法,重新计算设定滤波器各种参数值,有效降低了滤波器相位噪声.最后用ADIsimPLL仿真软件对锁相环进行了仿真.结果表明:在70MHz输出时,经计算调整后的系统噪声性能比调整前优化可达0.79%,滤波器噪声性能的优化可达4%.有效改善了频率合成器的相位噪声特性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	戴志平	空军雷达学院四系	17	37	4.0	5.0
2	李嵩斌	空军雷达学院四系	4	19	3.0	4.0