基于VHDL的99小时定时器设计及实现

• 作者: 余子威 刘小 李鹏程
• 来源期刊: 电子元器件应用
• 学科: 工学
• 关键词: 定时器 VHDL CPLD 99小时
• 年，卷（期）: 2010,（3）
• 页码范围: 42-44
• 页数: 3页
• 分类号: TN402

摘要

提出了一种基于CPLD的99小时定时器设计方案。本设计采用ALTERA公司的cyclone系列EP1C6Q240C8芯片来实现，其核心采用模块化设计，并应用硬件描述语言VHDL来辐述，其中定时器采用六位七段数码管显示，可逐位设定预置时间，故能实现99小时59分59秒的定时，并具有到时提醒功能，而且精度高，可靠性强。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李鹏程		4	4	2.0	2.0
2	刘小		2	0	0.0	0.0
3	余子威		2	0	0.0	0.0