面向RTL的VHDL语言模拟系统设计与实现

• 作者: 冷明 孙凌宇 杨威 魏斯民
• 来源期刊: 微电子学与计算机
• 关键词: 寄存器传输级 VHDL语言 模拟 编译 调度算法
• 年，卷（期）: 2010,（2）
• 页码范围: 167-170
• 页数: 4页
• 分类号: TP391
• 语种: 中文

摘要

设计并实现了一种面向寄存器传输级的VHDL语言模拟系统(RTL-based VHDL Simulator,RVS).介绍了RVS系统的处理流程和组成模块.RVS系统定义了面向寄存器传输级的VHDL语言子集,在编译阶段采用了一种基于递归的自顶向下语法分析算法,在模拟阶段采用了一种具有调试功能的基于进程的事件驱动模拟调度算法.RVS系统在Windows平台下用Visual Studio 2003进行了实现.实验表明,RVS系统对组合逻辑控制和微程序控制的SAP-CPU设计电路文件进行了正确地编译和模拟.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙凌宇	井冈山大学计算机科学系	46	236	7.0	12.0
2	冷明	井冈山大学计算机科学系	52	211	7.0	11.0
6	杨威	井冈山大学计算机科学系	9	16	3.0	4.0
7	魏斯民	井冈山大学计算机科学系	4	0	0.0	0.0