面向Avalon总线的AES-128/192/256 IP核的设计与实现

• 作者: 丁俊 李娜 杨军
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: Avalon总线 AES-128/192/256 IP核 Nios II
• 年，卷（期）: 2010,（8）
• 页码范围: 70-73
• 分类号: TN431.2
• 字数: 2131字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2010.08.019

摘要

以AES-128、AES-192及AES-256算法的相似性为基础,设计了一个可时分复用的AES-128/192/256 IP核,并针对Avalon总线接口规范,设计了相应接口及其地址空间的映射,使该IP核能够方便的作为Nios II系统自定义组件使用.该设计以精简硬件结构为目标,与传统的以吞吐率为目标的流水线模式AES加/解密系统相比,具有消耗硬件资源小,性价比突出的优点.同时利用FPGA的片上存储模块加快读写速度,在S盒的设计上采用可重构技术,并使整个设计具有了更高的安全性、可靠性与灵活性.该IP核采用硬件描述语言Verilog设计,利用QUARTUS II 8.0进行了综合和布线,最终以Altera公司的EP2C20F484C6芯片为下载目标,其时序仿真可正常运行在100 MHz的时钟频率下,该IP核可广泛应用于信息安全领域.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李娜	云南大学信息学院	21	63	5.0	7.0
2	丁俊	云南大学信息学院	2	21	2.0	2.0
3	杨军	云南大学信息学院	40	277	11.0	14.0