低压功率VDMOS的结构设计研究

• 作者: 李德昌 王蓉
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 功率VDMOS 单胞尺寸 终端 芯片版图
• 年，卷（期）: 2010,（4）
• 所属期刊栏目: 电子·电路
• 页码范围: 33-35,41
• 页数: 4页
• 分类号: TN43
• 字数: 1640字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2010.04.011

摘要

对功率集成电路中耐压为60 V,电流容量为2.5 A的VDMOS进行了设计和仿真.在理论计算的基础上,分析了外延参数和单胞尺寸结构的设计优化方法.通过ISE TCAD器件仿真软件,得出相关数据和终端结构,进而借助L-edit完成最终版图结构.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李德昌	西安电子科技大学理学院	20	82	6.0	7.0
2	王蓉	西安电子科技大学技术物理学院	2	10	2.0	2.0