基于FPGA的图像预处理单元的硬件实现

• 作者: 朱喜 王玲 郑善贤 郭湘勇
• 来源期刊: 计算机系统应用
• 学科: 工学
• 关键词: 图像预处理单元 Verilog HDL 现场可编程门阵列
• 年，卷（期）: 2010,（10）
• 页码范围: 68-70
• 分类号: TP3
• 字数: 1607字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3254.2010.10.014

摘要

为了实现图像的实时处理,常采用现场可编程门阵列FPGA对采集到的图像数据进行预处理.以对Micron MT9V112传感器的Bayer图像数据处理为例,首先就Bayer数据坏点修正、Bayer转RGB888及RGB888降噪进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB对硬件模块处理后的数据做了相应的测试.仿真结果表明,硬件模块对640×480数据的处理满足系统实时性要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑善贤	湖南大学电气与信息工程学院	46	190	8.0	10.0
2	王玲	湖南大学电气与信息工程学院	148	1001	15.0	25.0
3	郭湘勇	湖南大学电气与信息工程学院	8	54	4.0	7.0
4	朱喜	湖南大学电气与信息工程学院	3	0	0.0	0.0