基于FPGA的图像中值滤波算法硬件实现

• 作者: HE Dong-jian 万海军 徐尚中
• 来源期刊: 科技与创新
• 关键词: 实时图像处理 FPGA VHDL 中值滤波 并行处理
• 年，卷（期）: 2008,（21）
• 所属期刊栏目: 图像处理
• 页码范围: 280-282
• 页数: 3页
• 分类号: TP911.73
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.21.114

摘要

提出一种适于硬件并行处理的图像快速中值滤波算法,并用VHDL硬件开发语言在Altera公司的现场可编程门阵列(FPGA)上实现,给出了整个硬件系统的构造方法,以128×128×8bit的灰度图像滤波处理实验结果表明,该方法可实时进行中值滤波,适于图像采集与预处理系统.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	万海军	西北农林科技大学机械与电子工程学院	1	25	1.0	1.0
2	HE Dong-jian	西北农林科技大学机械与电子工程学院	1	25	1.0	1.0
3	徐尚中	西北农林科技大学机械与电子工程学院	2	36	2.0	2.0