NCL电路并行处理结构研究

• 作者: 崔亚磊 戴紫彬
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 零约束逻辑电路 并行处理 异步电路
• 年，卷（期）: 2010,（1）
• 所属期刊栏目: 研发、设计、测试
• 页码范围: 54-56,60
• 页数: 4页
• 分类号: TP332
• 字数: 4024字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.2010.01.018

摘要

针对NCL电路数据编码方式的特点,提出了一种并行数据处理的NCL电路结构,通过同时对两路双轨编码数据流的并行处理,提前计算出下一个无效数据,缩短了无效数据维持时间.此结构应用到4x4乘法器的设计,采用COMS 0.18岬工艺,乘法器在非流水模式下和2级流水模式下分别进行了综合、布局布线和仿真,与传统NCL 4x4乘法器相比,无效数据维持时间分别缩短了32.9%和33.2%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	戴紫彬	解放军信息工程大学电子技术学院	106	436	10.0	16.0
2	崔亚磊	解放军信息工程大学电子技术学院	3	4	1.0	1.0