HSDPA中F-HARQ技术的FPGA实现

• 作者: 黄君凯 黄振杰
• 来源期刊: 科技与创新
• 关键词: 高速下行分组接入 快速混合重传请求技术 FPGA
• 年，卷（期）: 2010,（14）
• 页码范围: 122-123,70
• 分类号: N915
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2010.14.050

摘要

高速下行分组接入(HSDPA)技术是实现提高3G网络高速下行数据传输速率最为重要的技术,F-HARQ为其核心技术.在分析各种混合重传请求技术(HARQ)原理基础上,完成发送端F-HARQ硬件模块的设计及其Verilog实现,并通过FPGA仿真验证,结果表明所设计的硬件模块发送速率达到50MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄振杰	广州暨南大学电子工程系	1	0	0.0	0.0
2	黄君凯	广州暨南大学电子工程系	1	0	0.0	0.0