一种基于FPGA的高精度大动态数字延迟单元的设计

• 作者: 刘鹏 许可
• 来源期刊: 科技与创新
• 关键词: 数字延迟线 FPGA IODELAY
• 年，卷（期）: 2010,（8）
• 页码范围: 132-134
• 分类号: TP31
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2010.08.055

摘要

本文提出了一种数字延迟单元的设计方案,该方案能够实现0.1ns的延迟度精度和10ms的动态范围,通过调节该方案的工作参数可以很方便的实现更大的动态范围.该电路在Vigex5系列的FPGA上实现,其核心由粗延时单元和精延时单元两部分组成,粗延时单元采用计数器法实现,精延时单元的核心由IODELAY基元构成,语言代码通过了FPGAdv软件的综合和仿真.目前该单元电路已成功的应用在卫星雷达高度计的地面回波模拟器上.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许可	中国科学院空间科学与应用研究中心	72	382	10.0	15.0