H.264/AVC子像素插值的高性能流水线设计及实现

• 作者: 严晓浪 修思文 李春澍 葛海通 马德 黄凯
• 来源期刊: 浙江大学学报(工学版)
• 学科: 工学
• 关键词: 子像素插值 H.264/AVC 硬件架构 流水线
• 年，卷（期）: 2011,（7）
• 所属期刊栏目: 电子、通信与自动控制技术
• 页码范围: 1187-1193
• 页数: 7页
• 分类号: TN919.8
• 语种: 中文
• DOI: 10.3785/j.issn.1008-973X.2011.07.008

摘要

针对在H.264/AVC视频解码系统中子像素插值过程复杂度高的问题,提出一种子像素插值的2层流水线设计方法.第1层流水机制是当8×8分割块内部4个4×4块具有相同的运动信息时,基于4×4分割块参考像素读取和插值运算的两级流水,实现了不同4×4块插值过程的并行操作.第2层流水机制利用插值运算算法中1/2像素值之间的无依赖性以及水平和垂直插值运算过程的对称性,加速了各子像素位置处的像素插值运算过程.核心插值运算单元包括13个6阶滤波器、4个双线性插值滤波器和4个色度插值滤波器.插值运算过程的并行流水机制至少缩减了75%的插值运算时间.实验结果表明,与其他同领域工作相比,该架构设计的硬件开销较小,外部存储器访问量降低了47%,子像素插值性能提高了30%.