基于FPGA同步电路的实现

• 作者: 刘如金
• 来源期刊: 电子产品可靠性与环境试验
• 关键词: 现场可编程门阵列 位同步 锁相环
• 年，卷（期）: 2011,（1）
• 所属期刊栏目: 电子、电路设计与应用
• 页码范围: 39-41
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1672-5468.2011.01.009

摘要

同步是通信系统中一个重要的问题.在数字通信中,除了要获取相千载波的载波同步外,位同步的提取是更为重要的一个环节.介绍了一种基于FPGA同步电路的实现而提出一种数字锁相环的位同步提取电路的方案,并已成功地用FPGA器件实现了此方案.此时钟提取电路可以快速、准确地对串行输入信码进行位同步时钟的提取,即使输入码流中有毛刺现象,该设计也有很好的时钟调整恢复功能,能极大地减小误码率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘如金		2	5	1.0	2.0