基于ADF4157的∑-△小数分频锁相环频率合成器设计

• 作者: 朱勇锋
• 来源期刊: 电子质量
• 关键词: ADF4157 ∑-△小数分频锁相环 ADISimPLL_3.30
• 年，卷（期）: 2011,（5）
• 所属期刊栏目: 专业测试
• 页码范围: 21-24
• 分类号: TN74
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2011.05.007

摘要

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱勇锋	中国电子科技集团公司第四十一研究所	5	3	1.0	1.0