一种高速I2C总线从器件接口IP核的设计与实现

• 作者: 刘宇 张云军 张斌
• 来源期刊: 电子产品世界
• 学科: 工学
• 关键词: I2C总线 IP核 FPGA HDL-Verilog
• 年，卷（期）: 2011,（7）
• 所属期刊栏目: IC设计
• 页码范围: 57-59
• 分类号: TN949.7
• 字数: 2055字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-5517.2011.06.012

摘要

本文介绍了I2C总线的工作过程，使用图形化设计工具，采用HDLVeriog高级硬件描述语言按照自顶向下的设计方法完成了I2C从器件模式的IP核设计。通过特殊的设计思路，可实现高速数据传输。对此IP核用FPGA 进行了验证，最终把它作为一个独立IP成功的应用于ASIC芯片设计中。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘宇		14	34	3.0	5.0
2	张斌		15	47	4.0	6.0
3	张云军		1	6	1.0	1.0