基于DSP和FPGA的串行RapidIO系统性能测试与分析

• 作者: 饶坤
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: RapidIO总线 数字信号处理器 现场可编程门阵列 性能测试与分析
• 年，卷（期）: 2012,（6）
• 所属期刊栏目: 探测制导、测控通信与电子对抗
• 页码范围: 680-684
• 页数: 5页
• 分类号: TN919.6+5
• 字数: 3444字
• 语种: 中文

摘要

RapidIO是一种基于包交换的高速总线互连技术,支持芯片到芯片和板到板的通信,具有大带宽、高效率、低时延的特点,能满足嵌入式系统对高速数据交换的需求.介绍RapidIO的相关协议,设计以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为节点的串行RapidIO互连系统,对互连系统的高速数据传输进行性能测试,DSP和FPGA的测试速度可分别达到586.6 M Byte/s 和888.9 MByte/s,并分析实测值与理论值存在差异的原因,为高速信号处理设备的设计研制提供技术支撑.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	饶坤		2	6	1.0	2.0