基于FPGA的数字稳定校正单元的实现

• 作者: 王胜华
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: 雷达 数字稳定校正单元 相参 FPGA
• 年，卷（期）: 2012,（11）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 175-178
• 页数: 4页
• 分类号: TN957.52
• 字数: 1952字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-6236.2012.11.058

摘要

为了实现对非相干雷达的接收相参处理，基于数字稳定校正（DSU）的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言，设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性，可实现非相参雷达的相参化功能。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王胜华	中国电子科技集团公司第二十研究所	1	1	1.0	1.0