基于FPGA的高阶FIR抽取滤波器有效实现结构

• 作者: 孙重磊 王大庆
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 抽取滤波器 FPGA 乘法器
• 年，卷（期）: 2012,（11）
• 所属期刊栏目: 电子·电路
• 页码范围: 42-44
• 页数: 3页
• 分类号: TN713
• 字数: 1904字
• 语种: 中文

摘要

针对高阶FIR抽取滤波器直接型结构和多相滤波结构中存在乘法器资源使用较多,导致实际系统实现困难的问题,提出了一种适合FPGA实现的高效多相结构。该结构采用分时复用技术,通过提高FPGA工作时钟频率,对降采样后的滤波路数和每一路FIR滤波器中乘积和操作均复用一个乘法器,从而大幅节约了FPGA中乘法器资源的使用。结果表明,针对4 096阶滤波器和降采样率为512的实际抽取滤波器系统,只需要8个乘法器,且在Xilinx公司Virtex IV芯片上能稳定工作在204.8 MHz的时钟频率上。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙重磊	空间电子信息技术研究院通信技术研究室	1	5	1.0	1.0
2	王大庆	空间电子信息技术研究院通信技术研究室	2	7	2.0	2.0