多通道高速串行LVDS信号解串器设计

• 作者: 廖风强 张小军 王录涛 王文平
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 高速串行总线 LVDS ISERDES 解串
• 年，卷（期）: 2013,（4）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 63-67,83
• 页数: 6页
• 分类号: TP2
• 字数: 2183字
• 语种: 中文

摘要

由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流.采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持.同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台.针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6 FPGA的解串器逻辑电路.实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王文平	电子科技大学自动化工程学院	4	29	3.0	4.0
2	王录涛	电子科技大学自动化工程学院	4	26	2.0	4.0
3	张小军	电子科技大学自动化工程学院	2	24	2.0	2.0
4	廖风强	电子科技大学自动化工程学院	1	21	1.0	1.0