一种基于FPGA技术的高速数字化仪的设计

• 作者: 张秀磊 田昊
• 来源期刊: 测试技术学报
• 学科: 工学
• 关键词: 数字化仪 FPGA SDRAM设计 预采样
• 年，卷（期）: 2013,（6）
• 所属期刊栏目: 数据采集与图像处理
• 页码范围: 479-483
• 页数: 5页
• 分类号: TP23
• 字数: 1815字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-7449.2013.06.004

摘要

介绍了一种基于FPGA的高速数字化仪的理论设计和实现方法,从硬件角度给出了设计思路和实现方法.整个系统核心器件包括:高速数模转换芯片,拥有14 b精度,150 MHz转换速率等性能;高性能FPGA;板载4片32 b SDRAM,能够增加采样深度,提高存储速率,实现大数据量的实时存储.使用Verilog语言编写底层FPGA程序.测试结果表明:可以实现可控深度的预采样;ADC有效位达14 b,输入10 MHz的正弦信号时,通道间相干系数能达到0.998 3,信号完整,能满足对高速信号的采集要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张秀磊	北京航空航天大学自动化科学与电气工程学院	15	31	3.0	4.0
2	田昊	北京航空航天大学自动化科学与电气工程学院	1	1	1.0	1.0