一种基于FPGA的高速数据缓存的设计

• 作者: 包军林 夏金军 庄奕琪 胡为
• 来源期刊: 科技与创新
• 关键词: 高速数据采集 现场可编程门阵列 先进先出
• 年，卷（期）: 2008,（32）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 226-228
• 页数: 3页
• 分类号: TP274
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.32.094

摘要

本文设计了一种以FPGA为数据缓冲和逻辑控制单元的高速数据采集系统,提出了数据缓冲模块的两种不同实现方法,用以实现数据采集模块与数据处理模块之间的高速连接.通过软件仿真,详细分析了这两种方法的特性及其各自的适用场合.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	庄奕琪	西安电子科技大学宽禁带半导体材料与器件教育部重点实验室	183	1168	15.0	22.0
2	包军林	西安电子科技大学宽禁带半导体材料与器件教育部重点实验室	43	306	10.0	16.0
3	胡为	西安电子科技大学宽禁带半导体材料与器件教育部重点实验室	6	35	3.0	5.0
4	夏金军	西安电子科技大学宽禁带半导体材料与器件教育部重点实验室	1	10	1.0	1.0