基于FPGA的FIR数字滤波器的实现

• 作者: 陈剑冰
• 来源期刊: 现代计算机（普及版）
• 关键词: FIR数字滤波器 VHDL语言 CSD编码 简化加法图
• 年，卷（期）: 2013,（10）
• 所属期刊栏目: 开发案例
• 页码范围: 64-66,80
• 页数: 4页
• 字数: 2529字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-1423.2013.29.016

摘要

减少系统资源占用，提高运算速度与运算精度一直是FIR数字滤波器的研究中的主要课题。采用VHDL语言在FPGA上实现一种FIR数学滤波器。该滤波器采用CSD-RAG编码，利用公共因子来构建加法树。相对于传统的乘累加结构与DA查表法，能大量地降低系统资源占用，同时采用整数量化抽头系数，提高数据处理的精度。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈剑冰	华南师范大学物理与电信工程学院	2	1	1.0	1.0