二维5／3小波变换在并行计算单元中的设计实现

• 作者: 温琳卉 王国兴 谢憬
• 来源期刊: 微电子学与计算机
• 关键词: 5/3整数小波提升变换 并行计算单元 硬件设计 FPGA
• 年，卷（期）: 2013,（7）
• 页码范围: 47-50
• 页数: 4页
• 分类号: TN402
• 语种: 中文

摘要

本文提出了一种针对整数二维5/3小波提升算法的并行计算设计方案，其整体结构具有行变换与列变换之间并行计算、数据分组输入、不同行变换（列变换）之间并行计算的特点．文中重点介绍了该小波提升算法的取整处理模式、算法改进和硬件设计实现等方面．本文结构平均每周期输出2个变换结果，完成对N × N大小图像的处理需花费大约N2/2个时钟周期，同时在FPGA中实现最高同步时钟频率394．415M Hz

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢憬	上海交通大学微电子学院	49	118	6.0	9.0
2	王国兴	上海交通大学微电子学院	9	11	2.0	2.0
3	温琳卉	上海交通大学微电子学院	1	1	1.0	1.0